步進(jìn)電機(jī)由于體積精巧、價(jià)格低廉、運(yùn)行穩(wěn)定,在低端行業(yè)應(yīng)用廣泛,步進(jìn)電機(jī)運(yùn)動(dòng)控制實(shí)現(xiàn)全閉環(huán),是工控行業(yè)的一大難題。
主要問(wèn)題有兩個(gè),原點(diǎn)的不確定性和失步,目前,采用高速光電開(kāi)關(guān)作為步進(jìn)系統(tǒng)的原點(diǎn),這個(gè)誤差在毫米級(jí),所以在精確控制領(lǐng)域,是不能接受的。另外,為了提高運(yùn)行精度,步進(jìn)電機(jī)系統(tǒng)的驅(qū)動(dòng)采用多細(xì)分,有的大于16,假如用在往復(fù)運(yùn)動(dòng)過(guò)程中,誤差大的驚人。已經(jīng)不能適應(yīng)加工領(lǐng)域。
為此,提出步進(jìn)電機(jī)全閉環(huán)控制系統(tǒng),以適應(yīng)目前運(yùn)動(dòng)控制領(lǐng)域的需求。
1、 硬件連接
硬件連接加裝編碼器,根據(jù)細(xì)分要求,采用不同等級(jí)的解析度編碼器進(jìn)行實(shí)時(shí)反饋。
2、 原點(diǎn)控制
根據(jù)編碼器的Z信號(hào),識(shí)別、計(jì)算坐標(biāo)原點(diǎn),同數(shù)控系統(tǒng)相同,精度可以達(dá)到2/編碼器解析度×4。
3、 失步控制
根據(jù)編碼器的反饋數(shù)據(jù),實(shí)時(shí)調(diào)整輸出脈沖,根據(jù)失步調(diào)整程度,采取相應(yīng)辦法。
下圖是電路原理
4、 電路原理描述
電路采用超大規(guī)模電路FPGA,輸入、輸出可以達(dá)到兆級(jí)的相應(yīng)頻率,電源3.3V,利用2596開(kāi)關(guān)電源,將24V轉(zhuǎn)為3.3V,方便實(shí)用。
輸入脈沖與反饋脈沖進(jìn)行4倍頻正交解碼后計(jì)算,及時(shí)修正輸出脈沖量和頻率。
5、 應(yīng)用描述
本電路有兩種模式,返回原點(diǎn)模式和運(yùn)行模式。當(dāng)原點(diǎn)使能開(kāi)關(guān)置位時(shí),進(jìn)入原點(diǎn)模式,反之,進(jìn)入運(yùn)行模式。
在原點(diǎn)模式,以同步于輸入脈沖的頻率輸出脈沖,當(dāng)碰到原點(diǎn)開(kāi)關(guān)后,降低輸出脈沖頻率,根據(jù)編碼器的Z信號(hào),識(shí)別、計(jì)算坐標(biāo)原點(diǎn)。返回原點(diǎn)完成后,輸出信號(hào)。此信號(hào)及其數(shù)據(jù)在不斷電的情況下,永遠(yuǎn)保持。
在運(yùn)行模式,以同步于輸入脈沖的頻率輸出脈沖,同時(shí)計(jì)算反饋數(shù)據(jù),假如出現(xiàn)誤差,及時(shí)修正。另外,大慣量運(yùn)行時(shí),加減速設(shè)置不合理的情況下,可能會(huì)及時(shí)反向修正。
6、 技術(shù)指標(biāo)
(1)輸入輸出相應(yīng)頻率:≤1M;
(2)脈沖同步時(shí)間誤差:≤10ms;(主要延誤在反向修正,不考慮反向修正,≤10us)
(3)重定位電氣精度: ≥2/編碼器解析度×4/馬達(dá)解析度×細(xì)分)
(4)重定位原點(diǎn)電氣精度≥2/編碼器解析度×4/馬達(dá)解析度×細(xì)分)
(5)適應(yīng)PNP,NPN接口
(6)適應(yīng)伺服脈沖控制
(7)適應(yīng)各種編碼其接口
步進(jìn)電機(jī)運(yùn)動(dòng)控制一旦解決上述問(wèn)題,增加數(shù)百元成本的情況下可以實(shí)現(xiàn)全閉環(huán)控制,毫不遜色于伺服系統(tǒng)。特別是其價(jià)格低廉、控制簡(jiǎn)單、壽命長(zhǎng)久的特點(diǎn)在某些場(chǎng)合,可能優(yōu)于伺服系統(tǒng)。
轉(zhuǎn)載請(qǐng)注明出處。